HLee4_Job_1_of_1

Printed by HPS Server for

EAST

Printer: cp4_3c03_gbfhptr

Date: 04/14/03

Time: 15:21:25

Document Listing

Document	Selected Pages	Page Range	Copies
JP402219274A	6	1 - 6	1
Total (1)	6	-	-

19 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平2-219274

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)8月31日

H 01 L 29/784 21/336

8624-5F H 01 L 29/78 8624-5F

3 1 1 S

審査請求 未請求 請求項の数 2 (全6頁)

59発明の名称 薄膜トランジスタ

②特 顧 平1-40596

20出 願 平1(1989)2月20日

@発明者深田

武 神奈川県厚木市

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

20発明者 篠原 久人

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

⑦出 願 人 株式会社半導体エネル ギー研究所

神奈川県厚木市長谷398番地

. , ,

William of the wife the

明細

1. 発明の名称

薄膜トランジスタ

- 2.特許請求の範囲
 - 1. 絶縁性表面を有する基板上のN又はP型の 導電型を有する低抵抗の非単結晶半導体層は 、レーザー光によって巾10μm以下の間隔を 持って切断されて、ソース領域とドレイン領域を構成しており、前記低抵抗の非単結半導 体層上に、高抵抗の非単結晶半導体層、ゲイト絶縁膜及びゲイト電極を有していることを 特徴とするスタガード型の薄膜トランジスタ。
 - 2. 特許請求の範囲第1項記載の薄膜トランジスタにおいて、前記NまたはP型の導電型を有する低抵抗の非単結晶半導体層下には金属層が形成されており、前記金属層も前記非単結晶半導体層と同様にレーザ光により巾10μm以下の間隔を以て切断されていることを特徴とする薄膜トランジスタ。
- 3. 発明の詳細な説明

『産業上の利用分野』

本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ(以下にTPT ともいう)及びその製造方法に関するものであり、特に液晶ディスプレー、イメージセンサー等に適用可能な高速応答性を持つ薄膜トランジスタに関する。

『従来の技術』

最近、化学的気相法等によって、作製された非 単結晶半導体薄膜を利用した薄膜トランジスタが 注目されている。

この薄膜トランジスタは、絶縁性基板上に前述の如く化学的気相法等を用いて形成されるので、その作製雰囲気温度が最高で450 で程度と低温で形成でき、安価なソーダガラス、ホウケイ酸ガラス等を基板として用いることができる。

この薄膜トランジスタは電界効果型であり、いわゆるMOSFETと同様の機能を有しているが、前述の如く安価な絶縁性基板上に低温で形成でき、さらにその作製する最大面積は薄膜半導体を形成する装置の寸法にのみ限定されるもので、容易に大

面積基板上にトランジスタを作製できるという利点を持っていた。このため多量の画案を持つマトリクス構造の液晶ディスプレーのスイッチング案 子や一次元又は二次元のイメージセンサ等のスイッチング案子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確立された技術であるフォトリソグラフィーが応用可能で、いわゆる微細加工が可能であり、IC等と同様に集積化を図ることも可能であった。

この従来より知られたTFT の代表的な構造を第 2 図に観略的に示す。

のはガラスよりなる絶縁性基板であり、(21)は 非単結晶半導体よりなる薄膜半導体、(22),(23) はソースドレイン領域で、(24),(25) はソースド レイン電極、(26)はゲイト絶縁膜で(27)はゲイト 電極であります。

このように構成された環膜トランジスタはゲイト電極(27)に電圧を加えることにより、ソースドレイン(22),(23) 間に流れる電流を調整するものであります。

- 3 -

しかしながらTFT の特徴である大面積基板上に業子を形成する場合、フォトリソグラフィー技術を用いて、ソースドレイン間の間隔(だいたいのチャネル長に対応する)を10μm 以下にすることは、その加工精度、歩留まり、生産コスト等の面から明らかに困難であり、TFT のチャネル長を短くする手段として、フォトリソグラフィー技術を使用しない手段が求められている。

その一つの答えとして、第3図に示すように縦チャネル構造のTFT が提案されている。これは基板上にソース(30)活性領域(31)ドレイン(32)よりなる非単結晶半導体層を積層したのち、ゲイト絶縁膜(33)を形成しその上にゲイト電極(34)を有するものである。

この構造の場合、そのチャネル長はほぼ活性領域(31)の厚みに対応し、活性領域の厚みを調節することにより容易にチャネル長を可変できるものであった。

しかしながら、この構造のTPT は非単結晶半導体層を複数層積層するので、ソースドレイン間の

この時、この薄膜トランジスタの応答速度は次式で与えられる。

 $S = \mu \cdot V / L^{*}$

ここで L はチャネル長、μはキャリアの移動度、 V はゲィト電圧。

この薄膜トランジスタに用いられる非単結晶半 導体層は半導体層中に多量の結晶粒界等を含んで おり、これらが原因で単結晶の半導体に比べてキ ャリアの移動度が非常に小さく上式より判るよう にトランジスタの応答速度が非常に遅いという問 題が発生していた。特にアモルファスシリコン半 導体を用いた時その移動度はだいたい0.1~1 (cm²/V・Sec)程度で、ほとんどTPTとして動作 しない程度のものであった。

このような問題を解決するには上式より明らかなようにチャネル長を短くすることと、キャリア移動度を大きくすることが知られ、種々の改良が行われている。

特にチャネル長しを短くすると、その2乗で応 答速度に影響するので非常に有効な手段である。

- 4 -

電流が流れる方向に多数の界面を有していることになり、良好なTPT 特性が得られない。また、電流の流れる方向の断面積が大きいのでオフ電流が増大するという問題発生し、縦型TPT は本質的な問題解決とはなっていない。

『発明の目的』

本発明は前述の如き問題を解決するものであり、従来より知られたTFT に比べて、高速で動作するTFT を複雑な工程がなく、再現性よく作製できるTFTを提供することをその目的とするものであります。

『発明の構成』

本発明はスタガード型の薄膜トランジスタの構造であって、低抵抗の非単結晶半導体層又は低抵抗の非単結晶半導体層と金属よりなるソースドレイン領域を構成する部分に対し、 集光されたレーザ光を照射して、前記非単結晶半導体又は非単結晶半導体と金属を切断されていることを特徴とするものであります。

すなわち、この切断された部分に対応する巾が

ほぼこの薄膜トランジスタのチャネル長に対応し 、レーザ光の加工巾とほぼ同じ短チャネルの薄膜 トランジスタを再現性よく複雑な工程を経ること なく、作製できる構造であります。

以下に実施例により本発明を詳しく説明する。 『実施例』』

この実施例1に対応する薄膜トランジスタの概 略的な作製工程を第1図に示す。

まず、ガラス基板(1)としてソーダガラスを用い、 このソーダガラス(1)上に公知のブラズマCVD法 により低抵抗非単結晶半導体としてN型の導電型 を有する非単結晶珪素膜(2)を形成する。この時の 作製条件は以下のとおりであった。

基板温度

2 5 0 °C

反応圧力

0. 05Torr

Rfパワー(13.56MHz) 150W

使用ガス

Silla + PHa

膜厚

2 0 0 0 A

このN型の非単結晶珪素膜(2)は、その形成時に Hzガスを多量に導入しRfパワーを高くして、微 結晶化させて電気抵抗を下げたものを使用しても よい.

次に公知のフォトリソグラフィー技術を用いて、 この非単結晶珪素膜(2)をソースドレイン領域及び その取り出し電極の所定の外形パターンにマスキ ングを行いCF4 ガスを用いてドライエッチングを 行い、第1図(a) の状態を得た。

次にこの非単結晶珪素膜(2)に対し、被照射面上 で巾2μm長さ10mmの長方形の照射断面となるよ うに光学系によって集光された波長248.7nm のエ キシマレーザ光(Q)を照射し、被珪素膜(2)をソース 領域(3)とドレイン領域(4)に切断し、第1図(b)の 状態を得た。

この時のレーザ光の照射条件はパワー密度IJ/ cm²,パルス巾15μSec である。このレーザ光を本 実施例の場合、3パルス照射して非単結晶珪素膜 (2)を切断した。この照射回数及びレーザの条件は 被加工物によって異なり、本実施例の場合は予備 実験を行って前述の条件を出してその条件を用い た。

- 7 -

- 8 -

また本実施例はスタガード型の薄膜トランジス タであるので非単結晶珪素膜(2)の下はガラス基板 (1)であるので、本実施例より大出力のレーザ光を 照射してもガラス基板(1)に傷がつくだけであり、 TFT の特性には何ら関係がなく、切断ができる程 度以上の出力のレーザ光を照射すればよいので、 工程上の自由度が増す構造である。

次にソース領域(3)、ドレイン領域(4)及び切断部 (5)上に前述と同様のプラズマCVD法にて高抵抗 半導体層として1型の非単結晶珪素膜(6)を形成す る作製条件はN型の非単結晶珪素膜(2)の時とほぼ 同じであるが、使用ガスがSiH4のみで膜厚は6000 Aとした。 次にこの「型の非単結晶珪素膜(6)の 表面上にプラズマCVD法で窒化珪素膜(7)を100 A形成し、ゲイト絶縁膜とした。

これらを所定のパターンにパターニング後、公 知のスパッタリング法にて、モリブデン膜を素着 しゲイト電極(8)を形成し、第1図 (c)に示す薄膜 トランジスタを完成させた。

このようにして、ソースドレイン間を従来の如

くエッチングして加工しないので10 um 以下、本 実施例の場合、約2.4 μω のソースドレイン間隔 を容易に形成することができ、短いチャネル長の TPT を再現性よく作製することができた。

第4 図に本実施例の作製方法の概略図を示す。

『実施例2』

まず、ソーダガラス基板(1)上に公知のスパッタ リング法によりモリブデン膜的を約3000人の厚さ で形成し、その上に実施例1と同様にN型の導電 型を有する非単結晶珪素膜(2)を形成する。この場 合実施例1とは異なり膜厚は200 人とし後工程で 作製する I 型半導体とのオーミックコンタクトを とる目的だけとした。

次に公知のフォトリソグラフィー技術を用いて、 このモリブデン膜切及び低抵抗の非単結晶珪素膜 (2)をソースドレイン領域及びその取り出し電極の 所定の外形パターンにマスキングを行いCF。ガス を用いてドライエッチングを行い、第4図(a)の 状態を得た。

次にこのモリブデン膜例と非単結晶珪素膜(2)に

対し、被照射面上で直径 3 μmの円の照射断面となるように光学系によって集光された波長1.06nmのYAGレーザ光間を照射し、これら被膜をソース領域(3)(9)とドレイン領域(4)値に切断し、第 4 図(b) の状態を得た。

この時本実施例においてYAGレーザ光はガラス基板(I)側より照射し、ソースドレインの巾の分だけレーザ光を走査して、ソースドレイン間を切断した。

レーザ光の条件は50mW/mm²でQスイッチによる 操返し周波数5KHz、走査スピードは50mm/Secで1 度走査することでソースドレイン間の切断を行う ことができた。このソースドレイン間の切断巾は 約4.2 μm であった。

本実施例の場合スタガードTFT 構造なので切断するモリブデン膜のとN型の非単結晶珪素膜(2)以外は未だ形成されておらず、レーザ光出力が強すぎるため、その他の半導体層に傷をつけるということがなく、工程上の自由度が高いという特徴を持っている。

- 1 1 -

上記の実施例においてレーザ光としてはエキシマレーザとYAGレーザを示したが特にこれらレーザに限定されることはない。然し集光したレーザ光が半導体層又は金属層を切断し得る程度にエネルギーを有することが重要である。

また、エキシマレーザ光は単位面積当たりのエネルギー量が高いので巾がせまく、かつ長さのの長い長方形照射断面に光学系を用いて、集光することができる。この場合、液晶ディスプレー、イメージセンサー等、大面積の基板上に規則正した型件でいる場合、液量時間でこの大面積の基板上に形成される多数のTFTを加工できるという特徴を有し、これら装置の低コスト化に果たす役割は大きい。

前述の実施例においてはいずれも珪素半導体を用いた。しかしながら本発明のTFT の構造において、使用可能な半導体は、珪素のみに限定されることはなく、チャネル長の短いTFT が必要なもので、レーザによって加工可能なものであれば他の材料でも適用可能である。

次にソース領域(3)、ドレイン領域(4)及び切断部(5)上に前述と同様のプラズマCVD法にてI型の非単結晶珪素膜(6)を形成する作製条件はN型の非単結晶珪素膜(2)の時とほぼ同じであるが、使用ガスをSiHaのみとし腰厚は6000人とした。

次にこの非単結晶珪素膜(6)の表面上にプラズマ CVD法で窒化珪素膜(7)を100 A形成し、ゲイト 絶縁膜とした。

これらを所定のパターンにパターニング後、公知のスパッタリング法にて、モリブデン膜を蒸着しゲイト電極(8)を形成し、第4図 (c)に示す薄膜トランジスタを完成させた。

このようにして、ソースドレイン間を従来の如くエッチングして加工しないので10 μ m 以下、本実施例の場合、約4.2 μ m のソースドレイン間隔を容易に形成することができ、短いチャネル長のTFT を再現性よく作製することができた。

このTFTの応答速度は従来のTFTに比較して5倍以上の値がえられており短チャネルの効果が十分に得られた。

- 12 -

『効果』

本発明の構成により、ソースドレイン間隔を従来技術に比較して容易に、短くすることができ、よって容易にチャネル長の短いTPTを作製することが可能となった。これによって従来ではキャリアの移動度が小さいために実現されてもディスプレー装置、イメージセンサー等のスイッチング素子として使用できなかった非単結晶半導体を用いたTPTを使用することが可能となった。

また、チャネル長を短くするためにレーザ加工 技術を用いたので、大面積化されても加工精度上 の問題はなく、良好な特性を有するTFTを大面積 基板上に多数形成する際に作製方法においても多 くの利点を持つ構造である。

4. 図面の簡単な説明

第1図(a) ~(c) 及び第4図(a) ~(c) は本発明の一実施例のTFT の製造工程を示す機略図である。

第2図及び第3図は従来のTPT の断面構造を示す。

- 1・・・基板
- 2 · · · 低抵抗非単結晶半導体層
- 3・・・ソース領域
- 4・・・ドレイン領域
- 5・・・ソース・ドレイン間切断部
- 6···高抵抗非単結晶半導体層
- 7・・・ゲイト絶縁膜
- 8・・・ゲイト電極
- 9・・・ソース電極
- 10・・・ドレイン電極
- 11, 13・・・レーザ光


特許出顧人


株式会社半導体エネルギー研究所


代表者 山 崎 舜 平





- 1 5 -











HPS Trailer Page for

EAST

UserID: HLee4_Job_1_of_1

Printer: cp4_3c03_gbfhptr

Summary

PARK MI

Document	Pages	Printed	Missed	Copies
JP402219274A	6	6	0	1
Total (1)	6	6	0	-